"삼성이 구글 TPU를 만든다"는 헤드라인은 절반만 맞다. 보도가 가리키는 자리는 칩의 심장부가 아니라 데이터가 드나드는 길목, 즉 메모리 인터페이스다. 하필 그 한 조각이 왜 전략이 되는지를 이해하려면, AI 칩이 더 이상 한 덩어리로 만들어지지 않는다는 사실부터 짚어야 한다.
헤드라인은 기대감을 높이는 쪽으로 쓰인다. 그러나 사실관계는 꼼꼼하게 따져야 한다. 2026년 6월, 구글이 차세대 인공지능 칩 생산에 삼성을 끌어들일 가능성이 보도되면서 시장이 술렁였다. 다만 정확히 말하면, 삼성이 맡을지도 모르는 부분은 텐서 처리 장치(TPU, Tensor Processing Unit) 전체가 아니라 그것의 한 조각이다. 그리고 그 조각이 어디냐가 이 이야기의 핵심이다.
결론을 먼저 그림으로 그려두면 이렇다. 칩의 메인 연산부는 여전히 대만 파운드리(TSMC)가 맡을 가능성이 높고, 삼성은 그 옆에 붙는 메모리 인터페이스 부품을 만드는 후보로 거론됐다. "겨우 부품"이라고 깎아내릴 일이 아니다. 오늘날 AI 칩에서 연산부가 빨라지는 속도를 데이터 공급이 따라가지 못하는 병목이 점점 심해지고 있고, 삼성의 이름이 등장한 자리가 바로 그 병목 구간이기 때문이다.
먼저 보도 내용을 정확히 짚자. 미국의 정보기술 매체가 처음 보도했고, 로이터를 비롯한 주요 통신사가 이를 받아썼다. 구글도 삼성도 공식 확인은 하지 않았으며 양쪽 모두 언급을 거부했다. 그러니 "삼성이 수주했다"가 아니라 "이런 그림이 그려지고 있다" 정도로 읽는 것이 맞다.
보도가 가리키는 칩은 구글의 10세대 TPU로, 코드명은 '아이스피시(Icefish)'다. 설계는 미디어텍(MediaTek)과 함께 진행 중인 것으로 전해졌고, 양산은 빨라야 2028년으로 거론된다. 분업 구조는 다음과 같다.
| 구성 요소 | 담당(거론) | 공정 |
|---|---|---|
| 메인 컴퓨트 다이 실제 연산을 수행하는 두뇌 | 대만 파운드리(TSMC) | 1.4nm |
| 메모리 인터페이스(메모리 I/O) 다이 연산부와 메모리를 잇는 길목 | 삼성 파운드리 | 2nm |
여기에 더해, 텍사스 테일러(Taylor) 공장이 잠재적 생산지로 검토되고 있다는 보도, 그리고 삼성의 메모리 사업부가 고대역폭 메모리(HBM, High Bandwidth Memory)를 공급하고 파운드리가 인터페이스 다이를 만들며 패키징 사업부가 최종 조립까지 맡는 '턴키(turnkey)' 가능성까지 함께 언급됐다. 삼성은 이미 구글 TPU에 들어가는 HBM을 공급해 온 회사다. 같은 시기에 구글이 인텔(Intel)에도 2028년용 TPU 수백만 개 규모의 생산을 발주했다는 보도가 나온 점도 함께 봐야 한다. 한곳에 몰아주는 그림이 아니라, 여러 파운드리로 나누는 그림이다.
같은 5나노 공정이라도 파운드리마다 성능이 다르다. 반도체 분석 자료들이 비교한 5나노 세대 공정에서, 트랜지스터 밀도를 비롯한 거의 모든 지표에서 대만 파운드리가 삼성보다 앞선다. 성능·전력·면적을 묶어 보는 PPA(Performance·Power·Area) 관점에서, 같은 설계를 올려도 대만 파운드리 쪽이 더 좋은 결과를 내는 경향이 있다. 여기에 수율과 설계자산(IP) 생태계까지 더해지면, 많은 팹리스(설계 전문) 기업이 대만 파운드리를 찾을 수밖에 없는 구조가 만들어진다. 그렇다면 삼성이 거론된 메모리 인터페이스는 왜 이슈가 되는 걸까.
AI 칩에서 연산부는 슈퍼카다. 미친 듯이 비싸고 미친 듯이 빠르다. 그런데 그 슈퍼카가 달릴 도로가 바로 메모리 인터페이스다. 세상에서 가장 빠른 차를 샀는데 집 앞이 1차선 도로이고, 그 도로 위로 트랙터가 굴러간다면? 수억짜리 슈퍼카가 하는 일은 트랙터 꽁무니를 졸졸 따라가는 것뿐이다.
도로가 좁으면 마력은 그림의 떡이다. 연산력이 아무리 높아도, 데이터가 드나드는 통로가 좁으면 그 성능은 종이 위 숫자로만 남는다.
그래서 이번 보도에서 "전체가 아니다"라는 점도 중요하지만, 그 일부가 다름 아닌 데이터가 이동할 때 핵심이 되는 길목이라는 점이 더 중요하다. AI 칩에서 메모리 인터페이스는 주변부 부품이 아니라, 스펙표의 연산력을 실제 성능으로 바꿔 주는 관문에 가깝다.
이 길목 이야기를 이해하려면, AI 칩의 몸집이 이미 물리적 한계에 부딪혔다는 사실을 먼저 알아야 한다. 여기서 핵심 개념이 '레티클 한계(reticle limit)'다.
이 천장이 왜 문제인지는 엔비디아(NVIDIA)의 역대 데이터센터 그래픽처리장치(GPU)를 보면 분명해진다. 2017년의 볼타(Volta) 세대 대표 칩 V100(GV100)의 다이 크기는 이미 약 815mm²였다. 858mm²라는 천장의 코앞이다. 즉 엔비디아는 볼타 시절부터 이미 단일 다이를 만들 수 있는 가장 큰 크기까지 밀어붙이고 있었다.
V100 이후 A100(826mm²), H100(814mm²)을 거쳐 블랙웰(Blackwell)에 이르기까지, 엔비디아의 메인 GPU 다이는 전부 800mm²대에 머물렀다. 성능은 더 필요한데(모델은 커지고, 연산량은 늘고, 메모리 대역폭은 더 넓어져야 한다) 단일 다이는 물리적 경계에 막혀 있다. 결국 성능을 더 끌어올리려면 공정을 미세화하는 수밖에 없는데, 그 미세화마저 점점 어려워지고 있다. 더구나 차세대 하이 엔에이(High-NA) 노광 장비는 정밀도를 높이는 대가로 레티클 한계가 절반(약 429mm²)으로 줄어든다. 천장은 오히려 더 낮아지는 셈이다.
그래서 엔비디아는 블랙웰에서 동일한 다이를 하나 더 붙이는 방식을 택했다. 다만 똑같은 칩을 그냥 갖다 붙이기만 하면 신호선 연결과 패키지 문제가 폭증한다. 그래서 업계와 학계가 더 주목하는 방향은, 칩을 통째로 복제하는 것이 아니라 하나의 칩을 기능별로 잘게 쪼갠 다음 다시 붙이는 '칩렛(chiplet)' 구조다.
칩렛이 단순한 유행이 아니라 구조적 해법인 이유는 크게 네 가지로 정리된다. 수율, 공정 최적화, 메모리 병목, 그리고 공급망이다.
다이가 커질수록 웨이퍼 위 결함 하나가 칩 전체를 망칠 확률이 올라간다. 거대한 단일 다이는 일부 영역에 문제가 생기면 전체를 버려야 한다. 반대로 기능을 여러 칩렛으로 나누면 각각을 따로 만들고 정상품만 골라 조립할 수 있다. 물론 칩렛도 공짜는 아니다(패키징 비용 상승, 다이 간 연결의 복잡성, 검증 난도 증가). 그럼에도 매력적인 이유는 분명하다. 거대한 칩을 한 번에 찍는 리스크를 '제조 가능한 단위'로 잘게 나눌 수 있기 때문이다. 칩렛은 성능을 올리는 기술이기도 하지만, 더 근본적으로는 너무 커진 칩을 다시 만들 수 있는 형태로 되돌리는 기술이다.
우리는 2나노, 3나노 같은 최신 공정에만 눈이 간다. 그러나 칩 안의 모든 부분이 그 비싼 공정을 필요로 하지는 않는다. 연산 로직은 미세화의 혜택이 크지만, 입출력(I/O)이나 직병렬 변환기(SerDes), 아날로그 블록은 미세화보다 신호 무결성·전압 특성·비용·검증 안정성이 더 중요할 때가 많다.
이 차이는 정량적으로도 확인된다. 한 반도체 학술 발표에서 제시된 공정 미세화 추세를 보면, 5나노에서 3나노로 넘어갈 때 셀 종류별 밀도 개선 폭이 크게 갈린다.
이 그림이 시사하는 바는 단순하다. 같은 모놀리식(단일 다이) 칩을 5나노에서 3나노로 옮겨도, 로직·SRAM·아날로그가 섞인 전체 밀도 개선은 1.4배 안팎에 그친다. 그래서 메모리 인터페이스 같은 블록을 굳이 가장 비싼 최신 공정으로 만드는 것은 과한 투자일 수 있다. 인터페이스 쪽을 적정 수준의 공정과 적정 웨이퍼 단가로 생산하는 편이, 빅테크 입장에서 단가 측면에서도 매력적인 선택지가 된다.
AI 칩의 연산 성능은 계속 올라간다. 그런데 연산기가 빨라지는 만큼 데이터를 끊임없이 채워 넣는 능력이 따라오지 못하는 문제가 커지고 있다. 스펙표에 적힌 '피크 성능'은 높아도, 실제 워크로드에서는 데이터 이동이 발목을 잡는다. 컴퓨트와 메모리를 얼마나 넓고 짧게 잇느냐가 칩의 진짜 성능을 정한다. 삼성의 이름이 등장한 자리가 정확히 이 병목 구간이다.
초대형 여객기 한 대가 승객 수백 명을 싣고 초음속으로 날아왔다고 하자. 그런데 도착해 보니 입국 심사대는 딱 두 개만 열려 있다. 그러면 세상에서 가장 빠르게 날아온 비행기의 승객들은 길게 늘어선 줄에 마냥 서 있게 된다.
연산부가 아무리 빠른 비행기여도, 메모리 인터페이스라는 '심사대'가 좁으면 실제 처리량은 거기서 정해진다. 그래서 메모리 인터페이스는 보조 칩이 아니라, 스펙표의 숫자를 실제 돌아가는 성능으로 바꿔 주는 '변환 지점'이다.
지금 AI 반도체 수요는 대만 파운드리의 선단 공정과 첨단 패키징에 집중돼 있다. 엔비디아 GPU, 경쟁사 가속기, 빅테크의 자체 칩이 모두 같은 병목을 공유한다. 고객 입장에서는 성능 문제가 아니라 생산 케파(capacity) 자체가 병목이 된다. 구글이 TPU를 키운 본래 이유는 특정 업체 GPU에 대한 의존을 줄이려는 것이었는데, 제조까지 한곳에 묶이면 의존 대상만 바뀌는 셈이다. 그래서 삼성과 인텔이 거론되는 것은 단순한 가격 흥정 카드가 아니라 공급망을 분산시키려는 전략으로 읽어야 한다.
요컨대 칩렛은 최신 유행의 설계 방식이 아니라, 너무 커지고 너무 비싸지고 너무 복잡해진 AI 칩을 현실적으로 만들기 위한 구조적 해법에 가깝다.
이런 흐름은 업계에서 새삼스러운 이야기가 아니다. 칩렛으로 주목받은 대표 사례가 인텔의 노트북용 프로세서다. 하나의 제품 안에 여러 타일(tile, 칩렛)이 들어가고, 그 타일들이 서로 다른 공정과 패키징 기술로 묶인다. 실제로 이 제품은 타일의 상당수를 대만 파운드리에서, 일부를 인텔 자체 공정에서 만들어 합쳤다. 각자 알맞은 공장에서 만들고, 마지막에 고급 패키징으로 하나의 제품처럼 묶는 방향이다.
그래서 칩렛 시대에는 패키징의 위상이 완전히 달라진다. 더 이상 단순한 후공정이 아니다. 예전에는 전공정에서 좋은 칩을 만들고 마지막에 '포장'한다고 여겼다. 그러나 조각을 다시 붙이는 시대가 되니, 어떻게 붙이는지가 성능을 결정하는 설계 요소가 됐다. 다이를 얼마나 가까이 붙일지, 어떤 인터커넥트로 연결할지, 데이터가 어디로 흐를지, 전력과 열을 어떻게 처리할지 — 이 하나하나가 모두 중요해진다.
이 관점으로 보면 뉴스의 의미가 달라 보인다. 메인 컴퓨트 다이는 대만 파운드리가 맡을 가능성이 높고, 삼성은 메모리 인터페이스 컴포넌트를 2나노로 만드는 후보로 거론됐으며, 인텔도 일부 TPU 생산 후보로 언급됐다. 구글은 TPU를 한 파운드리에 통째로 맡기는 대신, 여러 파운드리·여러 공정·여러 역할로 나누는 방향을 검토하고 있다. 구글이 원하는 것은 좋은 칩 하나가 아니라, 자사 AI 인프라를 장기적으로 확장할 수 있는 안정적인 칩 공급망이다. 이번 보도는 그 공급망 재구성의 한 장면으로 볼 수 있다.
솔직히 삼성 파운드리가 대만 파운드리의 메인 AI 컴퓨트 다이를 당장 대규모로 빼앗아 오는 것은 쉬운 시나리오가 아니다. 대만 파운드리는 선단 공정, IP 생태계, 설계자동화(EDA) 검증, 수율, 고객 실적, 그리고 첨단 패키징에서 이미 강력한 위치를 갖고 있다. 메인 컴퓨트 다이는 고객 입장에서도 쉽게 옮기기 어려운 영역이다.
물론 '거론됐다'는 말이 '따냈다'는 말은 아니다. 이 자리도 대만 파운드리가 자기 패키징 안에서 직접 삼킬 수 있고, 인텔이나 후공정 전문 업체(OSAT)도 같은 길목을 노린다. 문이 열린 것이지 아직 들어간 것은 아니다.
그렇지만 삼성이 다른 파운드리와 구분되는 지점이 있다. 삼성은 메모리를 가진 파운드리다. HBM을 만들고, 디램(DRAM)을 만들고, 낸드(NAND)를 만들며, 메모리가 시스템 안에서 어디에서 막히는지를 오랫동안 봐 온 회사다. 별것 아닌 듯해도, 병목이 메모리 쪽으로 옮겨 가는 지금 같은 시점에는 별것이 맞다.
물론 메모리를 잘 만든다고 인터페이스 설계를 자동으로 잘하리라는 법은 없다. 그렇게 단정하면 과장이다. 그러나 중요한 것은 삼성의 '경험 범위'다. "우리도 최신 나노 공정이 있습니다"보다, "우리는 메모리와 로직 사이의 문제를 함께 볼 수 있습니다"라는 이야기가 훨씬 설득력 있는 카드가 된다.
메모리 인터페이스를 조금 더 기술적으로 들여다보면, 이 영역은 생각보다 복잡하다. "컴퓨트 다이와 HBM 사이에 선을 많이 그으면 되는 것 아니냐"라고 여기기 쉽지만, 그렇게 간단하지 않다. 이 길목 안에는 다음이 모두 얽혀 있다.
핵심은 이 문제들이 하나같이 '로직 따로, 메모리 따로' 봐서는 풀리지 않는다는 점이다. 메모리가 어떻게 동작하고 어디서 막히는지를 알아야 통로를 제대로 설계할 수 있다. 그런데 HBM, 디램, 낸드, 컨트롤러, 파운드리, 패키징을 한 회사 안에서 함께 이야기할 수 있는 플레이어는 사실 흔치 않다. 삼성이 들고 있는 카드가 왜 나쁘지 않은 카드인지가 여기서 드러난다.
결국 경쟁의 무대가 바뀌고 있다. 과거에는 누가 가장 앞선 공장에서 메인 다이를 찍느냐가 파운드리 경쟁의 핵심처럼 보였다. 지금도 그것은 중요하다. 그러나 AI 칩이 칩렛 구조로 갈수록 경쟁은 훨씬 입체적으로 바뀐다. 누가 메인 칩을 찍고, 누가 HBM을 대고, 누가 통로(인터페이스)를 설계하고, 누가 패키징 능력을 쥐고, 누가 대체 공급망이 되느냐 — 이 모든 것이 하나의 칩 안에서 연결된다.
이번 뉴스를 정리하면 이렇다. 삼성이 TPU를 통째로 가져온 것이 아니다. 쪼개진 조각 중 하나에 이름을 올리게 됐을 뿐이다.
칩에도 '입지'가 있다. 외딴 변두리의 40평이 서울 노른자 땅 25평을 이기지 못하듯, 단일 다이 시대에는 작아 보이던 '일부'가 칩렛 시대에는 더 이상 작다는 뜻이 아니다.
그 일부가 병목이면, 바로 그것이 전략이 된다. 칩렛 시대에는 자리가 곧 값을 정한다.
확정된 것은 아무것도 없다. 그러나 확정 여부보다 중요한 것은 이 보도가 가리키는 방향이다. AI 반도체가 지금 어디로 가고 있는지, 우리는 이 신호로 읽어야 한다. 칩이 한 덩어리에서 여러 조각으로 흩어지고, 그 조각들을 잇는 길목과 그것을 붙이는 기술이 새로운 경쟁의 중심으로 떠오르고 있다는 것 — 그것이 '삼성이 한 조각을 맡을지도 모른다'는 짧은 헤드라인이 실제로 가리키는 풍경이다.